IBM наближає чипи до «неможливого» рівня щільності транзисторів

Такий стрибок щільності потенційно може суттєво підвищити обчислювальну потужність і водночас покращити енергоефективність майбутніх процесорів. У компанії описують розробку як технологію «першого у світі рівня з розміром елементів менше 1 нм». Водночас це не означає буквального зменшення транзисторів до субнанометрових розмірів — радше йдеться про умовне позначення класу продуктивності та щільності для дата-центрів і систем штучного інтелекту.

Чому «менше 1 нм» — це не про фізичні розміри

В IBM наголошують: позначення на кшталт «0,7 нм» або «7 ангстрем» не означає, що елементи чипа реально мають такі габарити. Історично техпроцеси справді були пов’язані з фізичними параметрами транзисторів, однак сьогодні ці назви стали радше маркетинговими та архітектурними орієнтирами.

На практиці зменшення елементів до таких масштабів стикається з фундаментальними фізичними обмеженнями. Серед них:

• квантове тунелювання, коли електрони «просочуються» крізь бар’єри й порушують роботу транзисторів;
• неможливість створити структуру меншу за атом кремнію (його діаметр становить близько 0,24 нм);
• руйнування логічної структури, якщо на один елемент припадає менше одного атома.

Саме тому IBM говорить не про буквальне зменшення, а про досягнення рівня продуктивності, який відповідав би гіпотетичному чипу з такими розмірами.

Як працює нова архітектура IBM

Основна ідея полягає в тому, щоб обійти обмеження класичного масштабування завдяки новій просторовій компоновці. Замість пласкої структури транзисторів компанія використовує вертикальне компонування, у якому елементи розташовуються у шаховому порядку.

Архітектура базується на розвитку нанолистової технології транзисторів, яка вже застосовувалася в 2-нм техпроцесі, представленому IBM у 2021 році.

Базовий елемент нової схеми складається з двох з’єднаних транзисторів. Кожен із них містить три нанолисти товщиною приблизно 5 нм, що відповідає близько 15 атомним шарам кремнію. Між нанолистами зберігається відстань близько 9 нм, що дозволяє ефективніше розподіляти електричні потоки та зменшувати втрати.

Продуктивність та енергоефективність

За даними технічних звітів IBM, нова архітектура може забезпечити суттєве зростання ключових характеристик порівняно з попереднім 2-нм поколінням:

• до 50% вища обчислювальна продуктивність;
• до 70% краща енергоефективність;
• приблизно 40% покращення масштабованості пам’яті SRAM.

Особливу увагу приділено саме SRAM — швидкій, але енергозатратній пам’яті, яка активно використовується в задачах штучного інтелекту. У новій архітектурі вдалося досягти зменшення розміру 6-транзисторної комірки приблизно на 40% завдяки чергуванню каналів у структурі пам’яті, що підвищило щільність зберігання даних на кристалі.

Коли очікувати комерційні чипи

IBM поки не розкриває конкретних партнерів для комерціалізації технології. Водночас, за словами віцепрезидента IBM Semiconductors Global R&D та IBM Research Хуйміна Бу, перші комерційні рішення на основі нової архітектури можуть з’явитися протягом найближчих п’яти років, хоча більш реалістичний термін — близько десяти років.

Таким чином, IBM робить ставку не на буквальне «зменшення до атомних масштабів», а на переосмислення архітектури чипів, що має забезпечити наступний стрибок у продуктивності без пропорційного зростання енергоспоживання.